gwj / at91sam9263 · Commits

Commit e3d8a9858ee1669c72a2ee58ead0d2d973eb4ab6

Authored by ths
1 parent ea6cf6be

Use DREG() instead of XREG() wherever possible, by Magnus Damm. 


git-svn-id: svn://svn.savannah.nongnu.org/qemu/trunk@3003 c046a42c-6fe2-441c-8c8c-71466251a162
Inline Side-by-side
Showing 1 changed file with 8 additions and 8 deletions
target-sh4/translate.c
  View file @e3d8a98
@@ -654,8 +654,8 @@ void decode_opc(DisasContext * ctx) @@ -654,8 +654,8 @@ void decode_opc(DisasContext * ctx)
654 } else if (ctx->fpscr & FPSCR_SZ) { 654 } else if (ctx->fpscr & FPSCR_SZ) {
655 if (ctx->opcode & 0x0110) 655 if (ctx->opcode & 0x0110)
656 break; /* illegal instruction */ 656 break; /* illegal instruction */
657 - gen_op_fmov_drN_DT0(XREG(B7_4));  
658 - gen_op_fmov_DT0_drN(XREG(B11_8)); 657 + gen_op_fmov_drN_DT0(DREG(B7_4));
  658 + gen_op_fmov_DT0_drN(DREG(B11_8));
659 } else { 659 } else {
660 gen_op_fmov_frN_FT0(FREG(B7_4)); 660 gen_op_fmov_frN_FT0(FREG(B7_4));
661 gen_op_fmov_FT0_frN(FREG(B11_8)); 661 gen_op_fmov_FT0_frN(FREG(B11_8));
@@ -669,7 +669,7 @@ void decode_opc(DisasContext * ctx) @@ -669,7 +669,7 @@ void decode_opc(DisasContext * ctx)
669 } else if (ctx->fpscr & FPSCR_SZ) { 669 } else if (ctx->fpscr & FPSCR_SZ) {
670 if (ctx->opcode & 0x0010) 670 if (ctx->opcode & 0x0010)
671 break; /* illegal instruction */ 671 break; /* illegal instruction */
672 - gen_op_fmov_drN_DT0(XREG(B7_4)); 672 + gen_op_fmov_drN_DT0(DREG(B7_4));
673 gen_op_movl_rN_T1(REG(B11_8)); 673 gen_op_movl_rN_T1(REG(B11_8));
674 gen_op_stfq_DT0_T1(ctx); 674 gen_op_stfq_DT0_T1(ctx);
675 } else { 675 } else {
@@ -688,7 +688,7 @@ void decode_opc(DisasContext * ctx) @@ -688,7 +688,7 @@ void decode_opc(DisasContext * ctx)
688 break; /* illegal instruction */ 688 break; /* illegal instruction */
689 gen_op_movl_rN_T0(REG(B7_4)); 689 gen_op_movl_rN_T0(REG(B7_4));
690 gen_op_ldfq_T0_DT0(ctx); 690 gen_op_ldfq_T0_DT0(ctx);
691 - gen_op_fmov_DT0_drN(XREG(B11_8)); 691 + gen_op_fmov_DT0_drN(DREG(B11_8));
692 } else { 692 } else {
693 gen_op_movl_rN_T0(REG(B7_4)); 693 gen_op_movl_rN_T0(REG(B7_4));
694 gen_op_ldfl_T0_FT0(ctx); 694 gen_op_ldfl_T0_FT0(ctx);
@@ -706,7 +706,7 @@ void decode_opc(DisasContext * ctx) @@ -706,7 +706,7 @@ void decode_opc(DisasContext * ctx)
706 break; /* illegal instruction */ 706 break; /* illegal instruction */
707 gen_op_movl_rN_T0(REG(B7_4)); 707 gen_op_movl_rN_T0(REG(B7_4));
708 gen_op_ldfq_T0_DT0(ctx); 708 gen_op_ldfq_T0_DT0(ctx);
709 - gen_op_fmov_DT0_drN(XREG(B11_8)); 709 + gen_op_fmov_DT0_drN(DREG(B11_8));
710 gen_op_inc8_rN(REG(B7_4)); 710 gen_op_inc8_rN(REG(B7_4));
711 } else { 711 } else {
712 gen_op_movl_rN_T0(REG(B7_4)); 712 gen_op_movl_rN_T0(REG(B7_4));
@@ -725,7 +725,7 @@ void decode_opc(DisasContext * ctx) @@ -725,7 +725,7 @@ void decode_opc(DisasContext * ctx)
725 if (ctx->opcode & 0x0100) 725 if (ctx->opcode & 0x0100)
726 break; /* illegal instruction */ 726 break; /* illegal instruction */
727 gen_op_dec8_rN(REG(B11_8)); 727 gen_op_dec8_rN(REG(B11_8));
728 - gen_op_fmov_drN_DT0(XREG(B7_4)); 728 + gen_op_fmov_drN_DT0(DREG(B7_4));
729 gen_op_movl_rN_T1(REG(B11_8)); 729 gen_op_movl_rN_T1(REG(B11_8));
730 gen_op_stfq_DT0_T1(ctx); 730 gen_op_stfq_DT0_T1(ctx);
731 } else { 731 } else {
@@ -747,7 +747,7 @@ void decode_opc(DisasContext * ctx) @@ -747,7 +747,7 @@ void decode_opc(DisasContext * ctx)
747 gen_op_movl_rN_T0(REG(B7_4)); 747 gen_op_movl_rN_T0(REG(B7_4));
748 gen_op_add_rN_T0(REG(0)); 748 gen_op_add_rN_T0(REG(0));
749 gen_op_ldfq_T0_DT0(ctx); 749 gen_op_ldfq_T0_DT0(ctx);
750 - gen_op_fmov_DT0_drN(XREG(B11_8)); 750 + gen_op_fmov_DT0_drN(DREG(B11_8));
751 } else { 751 } else {
752 gen_op_movl_rN_T0(REG(B7_4)); 752 gen_op_movl_rN_T0(REG(B7_4));
753 gen_op_add_rN_T0(REG(0)); 753 gen_op_add_rN_T0(REG(0));
@@ -764,7 +764,7 @@ void decode_opc(DisasContext * ctx) @@ -764,7 +764,7 @@ void decode_opc(DisasContext * ctx)
764 } else if (ctx->fpscr & FPSCR_SZ) { 764 } else if (ctx->fpscr & FPSCR_SZ) {
765 if (ctx->opcode & 0x0010) 765 if (ctx->opcode & 0x0010)
766 break; /* illegal instruction */ 766 break; /* illegal instruction */
767 - gen_op_fmov_drN_DT0(XREG(B7_4)); 767 + gen_op_fmov_drN_DT0(DREG(B7_4));
768 gen_op_movl_rN_T1(REG(B11_8)); 768 gen_op_movl_rN_T1(REG(B11_8));
769 gen_op_add_rN_T1(REG(0)); 769 gen_op_add_rN_T1(REG(0));
770 gen_op_stfq_DT0_T1(ctx); 770 gen_op_stfq_DT0_T1(ctx);